Dans le cadre de mon projet de seconde année à l'ISIMA, j'ai choisi la conception d'une unité de calcule en virgule flottante pour le projet de Microprocesseur libre F-CPU (ou Freedom CPU).

Devant l'ampleur de la tâche, il a été réduit à la conception théorique d'un additionneur en virgule flottante.

Contraintes

Un certain nombre de contraintes composaient le chalenge de ce projet, et tout son intérêt. A la différence de mes projets précédents où je faisais parti d'une équipe, avec un sujet relativement large et plus ou moins flexible, faisant entrer en jeu une palette assez large de compétence (conception, codage, graphisme, vulgarisation,...), le sujet ici est extrêmement pointu et très peu flexible, et qui plus est je me suis retrouvé seul dans un domaine que je ne maitrisais pas entièrement. Tout ceci est décrit en détail dans mon rapport qui est téléchargeable en bas de cette page.

Schéma

Voici le schéma des deux premiers étages de l'additionneur:

Téléchargement

• Rapport (PDF, 474 ko, Fr)
• Annexes (PDF, 441 ko, Fr)